

## 应用笔记

### N32A455系列低功耗应用笔记

#### 简介

在嵌入式产品研发过程中，有时会需要使用电池的场景，在此场景中，都希望电池能维持更长的使用寿命，那么低功耗设置是有必要的。

本文档主要针对国民技术 MCU 系列产品在上述应用场景，指导用户如何使用国民技术的 MCU，通过 PWR 模块实现 MCU 进入不同的低功耗模式来实现对电池功耗的控制。

N32A455 系列集成了最新一代嵌入式 ARM Cortex™-M4F 处理器，在 Cortex™-M3 内核的基础上强化了运算能力、新增加了浮点运算处理单元(FPU)、DSP 和并行计算指令，提供 1.25DMIPS/MHz 的优异性能。同时其高效的信号处理能力与 Cortex-M 系列处理器的低功耗，低成本和易于使用的优点组合，用以满足需要控制和信号处理混合能力且易于使用的应用场景。N32A455 共有五种低功耗运行模式(SLEEP 模式、STOP0 模式、STOP2 模式、STANDBY 模式、VBAT 模式),在使用过程中应由用户根据功耗、短启动时间和可用的唤醒源等因素选择最佳低功耗模式。

国民技术 版权所有

# 目录

<b>1 低功耗运行模式 .....</b>	<b>1</b>
1.1 SLEEP 模式.....	1
1.1.1 进入 SLEEP 模式.....	1
1.1.2 退出 SLEEP 模式.....	1
1.2 STOP0 模式.....	1
1.2.1 进入 STOP0 模式.....	1
1.2.2 退出 STOP0 模式.....	2
1.3 STOP2 模式.....	2
1.3.1 进入 STOP2 模式.....	2
1.3.2 退出 STOP2 模式.....	3
1.4 STANDBY 模式.....	3
1.4.1 进入 STANDBY 模式.....	3
1.4.2 退出 STANDBY 模式.....	3
1.5 VBAT 模式.....	4
1.5.1 进入 VBAT 模式.....	4
1.5.2 退出 VBAT 模式.....	4
<b>2 电源控制 (PWR) .....</b>	<b>4</b>
2.1 电源系统简介.....	4
2.1.1 电源.....	5
2.1.2 备电区域.....	6
2.2 供电电流特性.....	7
2.2.1 通用工作条件.....	7
2.2.2 最大电流消耗.....	7
2.2.3 典型的电流消耗.....	9
<b>3 硬件环境 .....</b>	<b>11</b>
3.1 开发板布局.....	11
3.2 开发板跳线使用说明.....	13
3.3 开发板原理图.....	14
<b>4 程序说明 .....</b>	<b>15</b>

4.1 设置进入 SLEEP 模式.....	15
4.2 设置进入 STOP2 模式.....	15
4.3 设置进入 STOP0 模式.....	16
4.4 设置进入 STANDBY 模式.....	17
5 历史版本 .....	19
6 声 明 .....	20

## 1 低功耗运行模式

### 1.1 SLEEP 模式

在 SLEEP 模式下，只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

#### 1.1.1 进入 SLEEP 模式

通过执行 WFI（等待中断）或 WFE（等待事件）指令和 SLEEPDEEP = 0，进入 SLEEP 模式。根据 Cortex®-M4 系统控制寄存器中的 SLEEPONEXIT 位值，有两个选项可用于选择 SLEEP 模式进入机制：

- Sleep-now: 如果 SLEEPONEXIT 位清零，那么 WFI 或 WFE 指令会立马执行，系统立即进入 SLEEP 模式。
- Sleep-on-exit: 如果 SLEEPONEXIT 位置 1，那么系统从最低优先级中断处理程序中退出时就立即进入 SLEEP 模式。

在 SLEEP 模式下，所有 I/O 引脚保持与运行模式下相同的状态/功能。

#### 1.1.2 退出 SLEEP 模式

如果 WFI 指令用于进入 SLEEP 模式，那么嵌套的向量中断控制器（NVIC）所响应的任何外围中断都可以将设备从 SLEEP 模式中唤醒。

如果使用 WFE 指令进入 SLEEP 模式，则 N32A455 将在事件发生时立即退出 SLEEP 模式。唤醒事件可以通过以下方式生成：

- 在外设控制寄存器中使能一个中断，而不是在 NVIC 中使能，同时使能 Cortex®-M4 系统控制寄存器中 SEVONPEND 位。当 MCU 从 WFE 恢复时，外设中断挂起位和外设 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）必须被清除。
- 配置一个外部或内部 EXTI 事件模式，当 CPU 从 WFE 恢复时，因为与事件线对应的挂起位未被设置，外设中断挂起位和外设 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）没有必要清除。此模式提供最短的唤醒时间，因为没有时间损失在中断进入或者退出上。

### 1.2 STOP0 模式

STOP0 模式基于 Cortex®-M4 深度睡眠模式，并结合外设时钟控制机制。电压调整器可以配置为普通或低功率模式。在 STOP0 模式下，核心域中的时钟源大多数都是禁用的，如 PLL、HSI 和 HSE。但是 SRAM、R-SRAM 和所有寄存器内容都被保存。在 STOP0 模式下，所有 I/O 引脚都保持与运行模式相同的状态。

#### 1.2.1 进入 STOP0 模式

进入 STOP0 模式时，主要的区别是设置 SLEEPDEEP = 1，PDS = 0。另一个不同之处在于，

MR 可以运行在正常模式或者低功耗模式，通过配置 PWR\_CTRL.LPS 位。当 LPS = 1 时，MR 运行在低功耗模式。当 LPS = 0 时，MR 运行在正常模式。在 STOP0 模式下，所有 I/O 引脚保持与运行模式下相同的状态和功能。如果正在进行 FLASH 操作，则进入 STOP0 模式的时间将被延迟，直到完成内存访问。如果对 APB 区域的访问正在进行，则进入 STOP0 模式的时间将被延迟，直到 APB 访问完成。在 STOP0 模式下，可以通过对各个控制位进行编程来选择以下特性：

- 独立看门狗 (IWDG)：在它相关寄存器软件写入或者硬件操作时，独立看门狗将被启动，一旦启动将一直工作，直到产生一个复位信息
- RTC：可以通过配置 RCC\_BDCTRL.RTCEN 位来开启
- 内部 RC 振荡器 (LSI RC)：可以通过配置 RCC\_CTRLSTS.LSIEN 位来开启
- 外部的 32.768kHz 晶振 (LSE OSC)：可以通过配置 RCC\_BDCTRL.LSEEN 位来开启
- ADC 或 DAC 也可以在 STOP0 模式下耗电，可以在进入 STOP0 模式之前禁用 ADC 和 DAC。

注意：如果应用程序需要在进入停止模式之前禁用外部时钟，则必须首先禁用 HSEEN 位，然后将系统时钟切换到 HSI。否则，如果在进入停止模式时，HSEEN 位保持使能，并且去掉外部时钟（外部振荡器），则必须启用时钟安全系统 (CSS) 功能，以检测任何外部振荡器故障，并避免进入停止模式时出现故障行为。

### 1.2.2 退出 STOP0 模式

当产生中断或唤醒事件退出 STOP0 模式时，选择 HSI RC 振荡器作为系统时钟。

当电压调整器在低功率模式下工作时，从 STOP0 模式中唤醒时会产生额外的启动延迟。在 STOP0 模式下，通过内部调节器处于普通模式，这样可以减少启动时间，但相应的功耗会增加。

## 1.3 STOP2 模式

STOP2 模式基于 Cortex-M4 深度睡眠模式，所有的核心数字逻辑区域电源全部关闭。主电压调节器 (MR) 关闭，HSE/HSI/PLL 关闭。CPU 寄存器保持，LSE/LSI 可配置，GPIO 保持，外设 IO 复用不保持。16K 字节 R-SRAM 保持，其他的 SRAM 和寄存器数据都丢失。84 字节备份寄存器保持。GPIO，IOM 和 EXTI 开启。

### 1.3.1 进入 STOP2 模式

当进入 STOP2 模式。主要的区别是设置 SLEEPDEEP = 1，PWR\_CTRL2.STOP2S = 1，PWR\_CTRL.PDS = 0，LPS = 0。

在 STOP2 模式中，如果正在对 FLASH 进行操作时，则进入 STOP2 模式的时间将被延迟，直到完成内存访问。

如果对 APB 区域的访问正在进行，则进入 STOP2 模式的时间将被延迟，直到 APB 访问完成。

在 STOP2 模式下，可以通过对各个控制位进行编程来选择以下特性：

- 独立看门狗：在它相关寄存器软件写入或者硬件操作时，独立看门狗将被启动，一旦启动将一直工作直到产生一个复位信息

- RTC: 可以通过配置 `RCC_BDCTRL.RTCEN` 位来开启
- 内部 RC 振荡器 (LSI RC): 可以通过配置 `RCC_CTRLSTS.LSIEN` 位来开启
- 外部的 32.768kHz 晶振 (LSE OSC): 可以通过配置 `RCC_BDCTRL.LSEEN` 位来开启

注: 如果进入 `STOP2` 还想保持数据 (全局变量、栈等), 应当将其放到 `R-SRAM` 里。

### 1.3.2 退出 `STOP2` 模式

当通过发出中断或唤醒事件退出 `STOP2` 模式时, 选择 `HSIRC` 振荡器作为系统时钟。退出 `STOP2` 时, 代码将从停止的位置继续执行。

## 1.4 `STANDBY` 模式

`STANDBY` 模式可以实现更低的功耗, 它基于 `Cortex®-M4` 深度睡眠模式, 核心域完全关闭, 备电区域打开, 为 `VDD` 和 `BKR` 供电。

### 1.4.1 进入 `STANDBY` 模式

当进入 `STANDBY` 模式。主要的区别是设置 `SLEEPDEEP = 1`, `PDS = 1`。

在 `STANDBY` 模式中, 除 `NRST`、`PA0_WKUP`、`PC13_TAMPER`、`PC14`、`PC15` 外, 所有 I/O 引脚都保持高阻状态。

如果正在对 `FLAH` 进行操作时, 则进入 `STANDBY` 模式的时间将被延迟, 直到完成内存访问。

如果对 `APB` 区域的访问正在进行, 则进入 `STANDBY` 模式的时间将被延迟, 直到 `APB` 访问完成。

在 `STANDBY` 模式下, 可以通过对各个控制位进行编程来选择以下特性:

- 独立看门狗: 在它相关寄存器软件写入或者硬件操作时, 独立看门狗将被启动, 一旦启动将一直工作
- 直到产生一个复位信息
- RTC: 可以通过配置 `RCC_BDCTRL.RTCEN` 位来开启
- 内部 RC 振荡器 (LSI RC): 可以通过配置 `RCC_CTRLSTS.LSIEN` 位来开启
- 外部的 32.768kHz 晶振 (LSE OSC): 可以通过配置 `RCC_BDCTRL.LSEEN` 位来开启
- `R-SRAM` 数据保持, 可以通过配置 `PWR_CTRL2.SR2STBRET` 位来开启

### 1.4.2 退出 `STANDBY` 模式

当外部复位 (`NRST` 引脚)、`IWDG` 复位、`WKUP` 引脚上升沿或 `RTC` 闹钟事件上升沿发生时, `N32A455` 退出 `STANDBY` 模式。除电源控制状态寄存器 (`PWR_CTRLSTS`) 外, 所有寄存器在从 `STANDBY` 状态唤醒后都将复位。

从 `STANDBY` 模式中唤醒后, 代码执行等同于复位后的执行 (boot 管脚被触发、读取复位向量等)。电源控制状态寄存器 (`PWR_CTRLSTS`) 中的 `SBF` 状态标志表明 `MCU` 由待机模式退出。



## 1.5 VBAT 模式

在 VBAT 模式下 CPU 关闭，所有的外设关闭，主电压调节器关闭，LSE/LSI 可配置，HSE/HSI/PLL 关闭。除了 NRST/PC13-TAMPER/PC14-OSC32\_IN/PC15-OSC32\_OUT，大部分 IO 口处于高阻态。

在 VBAT 模式下，根据 VDD 掉电之前的配置，可以使用以下特性：

- RTC：可以通过配置 RCC\_BDCTRL.RTCEN 位来开启
- 内部 RC 振荡器（LSI RC）：可以通过配置 RCC\_CTRLSTS.LSIEN 位来开启
- 外部的 32.768kHz 晶振（LSE OSC）：可以通过配置 RCC\_BDCTRL.LSEEN 位来开启
- R-SRAM 数据保持，可以通过配置 PWR\_CTRL2.SR2VBRET 位来开启

### 1.5.1 进入 VBAT 模式

当 VDD 掉电时，将在任何时候进入 VBAT 模式。

### 1.5.2 退出 VBAT 模式

当 VDD 恢复到上电复位阈值时，N32A455 退出 VBAT 模式。在 VDD 恢复后，N32A455 核心区域将完整的按照上电顺序执行。从 VBAT 模式中醒来后，代码执行等同于复位后的执行。电源控制状态寄存器（PWR\_CTRLSTS）中的 VBATF 状态标志表明 MCU 由 VBAT 模式退出。

## 2 电源控制（PWR）

### 2.1 电源系统简介

N32A455 工作电压（VDD）为 1.8V~3.6V。它主要有 3 个模拟/数字电源区域（VDD、VBAT、VDDA）。具体请参考图 2-1 电源框图。

PWR 作为整个器件的电源控制模块，主要功能是控制 N32A455 进入不同的电源模式以及可以被其他事件或者中断唤醒。N32A455 支持 RUN、SLEEP、STOP0、STOP2、STANDBY 和 VBAT 模式。




图 2-1 电源框图

## 2.1.1 电源

为了说明不同的电源域的功能，下面将对一些电源区域进行介绍，本文档将在后面的章节介绍电源区域的数字部分，模拟部分请参考模拟相关设计文档。

- **VDD 区域：**电压输入范围为 1.8V~3.6V，主要为 MR 提供电源输入，并为 CPU、AHB、APB、SRAM、FLASH 及大部分数字外设接口供电。
- **VBAT 区域：**输入电压范围为 1.8V~3.6V，为 BKR 和一些特殊的 IO（PC13、PC14、PC15）口供电。当 VDD 掉电时，开关把供电系统 VDD 切换到 VBAT。
- **VDDA 区域：**输入电压范围 1.8V~3.6V，主要为时钟及复位系统、大部分模拟外设供电。

### 2.1.1.1 数字模块供电系统

N32A455 的 VDD 和 VBAT 输入电压范围为 1.8V~3.6V，BKR 和 MR 是内部的电压调节器可以为数字模块供电系统提供电源。VDD 和 VBAT 一般由外部直接供电，VBAT 由电池供电来保持备份区域的内容，而 VDD 则由其他的外部供电系统供电。另外如果不需要接电



池，那么 VBAT 必须直接连接到 VDD。

#### ■ MR(RUN、SLEEP、STOP0)

MR 是内部的主电源控制器，主要用在 RUN 模式、SLEEP 模式以及 STOP0 模式。MR 有两种模式，正常模式和低功耗模式，低功耗模式用于 STOP0 来进一步降低功耗。

当 MR 进入低功耗模式时，CPU 会进入深度睡眠状态。此时应设置 PWR\_CTRL.PDS 位为 0，LPS 位为 1。当 MR 进入正常模式，此时需要设置 PWR\_CTRL.PDS 位为 0，LPS 位也为 0。

#### ■ BKR(STOP2、STANDBY、VBAT)

BKR 是内部备电域电源控制器，用在 STOP2、STANDBY 和 VBAT 模式。在 STOP2 模式，CPU 状态是保持的，另外给数字备电区域、GPIO、IOM 和 EXTI 供电。当 CPU 进入深度睡眠，此时应设置 PWR\_CTRL2.STOP2S 位为 1。

数字备电区域主要模块包括 PWR、IO (PA0\_WAKUP、PC13\_TAMPER、PC14、PC15)、R-SRAM、TSC、RTC、BKR 和 RCC\_BDCTRL 寄存器。SW3 开关打开时，CPU 会进入深度睡眠状态。当 SW1 把供电系统切换到 VBAT 时，表明 VDD 此时已经掉电了

### 2.1.2 备电区域

复位时，SW1 会把供电系统切换到 VDD 供电区域。在 STOP2、STANDBY 和 VBAT 模式，内部电压调整器 BKR 将给数字备电区域供电。

注意：

- 在 VDD 上升阶段或者 PDR 被检测到时，在 VBAT 和 VDD 之间的开关保持连接到 VBAT 区域。
- 在启动阶段，如果 VDD 快速建立，并且  $VDD > VBAT + 0.6V$ ，电流可以通过内部二极管连接注入到 VBAT。如果连接到 VBAT 的电源或者电池不支持这种电流的注入。强烈建议在该电源和 VBAT 引脚之间加一个低压的二极管。

如果应用中没有外部电池。建议 VBAT 引脚连接到 VDD 上，同时并一个 100nF 的陶瓷电容。在 RUN、SLEEP、STOP0 模式，备电区域由 VDD 供电（SW1 连接到 VDD），下述功能可用：

- PC14 和 PC15 可以被用于普通的 IO 口或者 LSE 管脚。
- PC13 可以被用于普通的 IO 口，TAMPER 管脚，RTC 校验时钟引脚，RTC 闹钟和秒输出。

注意：

由于事实上 SW1 和 SW2 流过的电流是受限制的，最大为 3mA。所以 PA0\_WAKUP、PC13 到 PC15 这些 IO 输出模式是受限制的，在外挂 30PF 的电容时，最大的输出速度为 2MHz。另外这些 IO 不能当电流驱动，比如不能去驱动 LED。SW2 的电流会维持在 3mA 或者更低，因为 GPIO、IOM、EXTI 工作都会共同消耗电流。

当 VBAT 为备电区域供电时，此时可以使用以下功能：

- PC14 和 PC15 只能用于 LSE 管脚
- PC13 被用于 TAMPER 管脚，RTC 闹钟或者秒输出

## 2.2 供电电流特性

### 2.2.1 通用工作条件

表 2-2 通用工作条件

符号	参数	条件	最小值	最大值	单位
$f_{HCLK}$	内部AHB时钟频率	-	0	144	MHz
$f_{PCLK1}$	内部APB1时钟频率	-	0	36	
$f_{PCLK2}$	内部APB2时钟频率	-	0	72	
$V_{DD}$	标准工作电压	-	1.8	3.6	V
$V_{DDA}$	模拟部分工作电压	必须与 $V_{DD}^{(1)}$ 相同	1.8	3.6	V
$V_{BAT}$	备份部分工作电压	-	1.8	3.6	V
$T_A$	环境温度(温度标号7)	-	-40	105	°C
	环境温度(温度标号8)	-	-40	125	
$T_J$	结温度范围	温度标号7	-40	125	°C
		温度标号8	-40	135	°C

1. 建议使用相同的电源为 $V_{DD}$ 和 $V_{DDA}$ 供电，在上电和正常操作期间， $V_{DD}$ 和 $V_{DDA}$ 之间最多允许有300mV的差别。

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明，详见 2.2.2。

本节中给出的所有运行模式下的电流消耗测量值，都是在执行一套精简的代码，能够得到 Dhrystone 2.1 代码等效的结果。

### 2.2.2 最大电流消耗

微控制器处于下列条件：

- 所有的I/O引脚都处于输入模式，并连接到一个静态电平上—— $V_{DD}$ 或 $V_{SS}$ (无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 $f_{HCLK}$ 的频率(0~32MHz时为0个等待周期，32~64MHz时为1个等待周期，64~96MHz时为2个等待周期，96~128MHz时为3个等待周期，128~144MHz时为4个等待周期)。

- 指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。
- 当开启外设时： $f_{PCLK1} = f_{HCLK}/4$ ， $f_{PCLK2} = f_{HCLK}/2$ 。

表 2-3 和表 2-4 中给出的参数，是依据表 2-2 列出的环境温度下和  $V_{DD}$  供电电压下测试得出

表 2-3 运行模式下的最大电流消耗，数据处理代码从内部闪存中运行

符号	参数	条件	$f_{HCLK}$	典型值 <sup>(1)</sup>		单位
				$T_A = 105^{\circ}C$	$T_A = 125^{\circ}C$	
$I_{DD}$	运行模式下的 供应电流	外部时钟(2)， 使能所有外设	144MHz	30.5	31.8	mA
			72MHz	17.3	18.4	
			36MHz	10.7	11.5	
		外部时钟(2)， 关闭所有外设	144MHz	15.8	17.9	
			72MHz	9.9	11.3	
			36MHz	7.1	8.1	

1. 由综合评估得出，不在生产中测试。
2. 外部时钟为8MHz，当 $f_{HCLK} > 8MHz$ 时启用PLL。

表 2-4 睡眠模式下的最大电流消耗，代码运行在 Flash 或 RAM 中

符号	参数	条件	$f_{HCLK}$	典型值 <sup>(1)</sup>		单位
				$T_A = 105^{\circ}C$	$T_A = 125^{\circ}C$	
$I_{DD}$	睡眠模式下的 供应电流	外部时钟(2)， 使能所有外设	144MHz	24.6	24.8	mA
			72MHz	14.3	14.4	
			36MHz	9.3	9.5	
		外部时钟(2)， 关闭所有外设	144MHz	9.4	10	
			72MHz	6.8	7.2	
			36MHz	5.5	6.2	

1. 由综合评估得出，在生产中以 $V_{DDmax}$ 和以 $f_{HCLKmax}$ 使能外设为条件测试。
2. 外部时钟为8MHz，当 $f_{HCLK} > 8MHz$ 时启用PLL。

表 2-5 停机和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 <sup>(1)</sup>			单位
			T <sub>A</sub> = 25℃	T <sub>A</sub> = 105℃	T <sub>A</sub> = 125℃	
I <sub>DD</sub>	停机模式 0 (STOP0) 下的供应电流	调压器处于运行模式，低速和高速内部RC振荡器和高速振荡器处于关闭状态(没有独立看门狗)	300	1670	3000	μA
		调压器处于低功耗模式，低速和高速内部RC振荡器和高速振荡器处于关闭状态(没有独立看门狗)	150	1160	2800	
	停机模式 2 (STOP2) 下的供应电流	外部低速时钟开启，RTC运行，R-SRAM保持，所有I/O状态保持，独立看门狗处于关闭状态	10	100	180	
	待机模式 (STANDBY) 下的供应电流	低速内部RC振荡器和独立看门狗处于开启状态	3	40	65	
		低速内部RC振荡器处于开启状态，独立看门狗处于关闭状态	2.9	40	65	
		低速内部RC振荡器和独立看门狗处于关闭状态，低速振荡器和RTC处于关闭状态	2.7	35	60	
I <sub>DD_VBAT</sub>	备份区域 (VBAT) 的供应电流	低速振荡器和RTC处于开启状态	2	18	40	

1. 典型值是在V<sub>DD</sub>/V<sub>BAT</sub> = 3.3V下测试得到。
2. 由综合评估得出，不在生产中测试。

### 2.2.3 典型的电流消耗

MCU 处于下述条件下：

- 所有的I/O引脚都处于输入模式，并连接到一个静态电平上—V<sub>DD</sub>或V<sub>SS</sub>(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到f<sub>HCLK</sub>的频率(0~32MHz时为0个等待周期，32~64MHz时为1个等待周期，64~96MHz时为2个等待周期，96~128MHz时为3个等待周期，128~144MHz时为4个等待周期)。
- 环境温度和V<sub>DD</sub>供电电压条件列于表2-2。
- 指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。当开启外设时：f<sub>PCLK1</sub> = f<sub>HCLK</sub>/4，f<sub>PCLK2</sub> = f<sub>HCLK</sub>/2，f<sub>ADCCLK</sub> = f<sub>PCLK2</sub>/4。

表 2-6 运行模式下的典型电流消耗，数据处理代码从内部 Flash 中运行

符号	参数	条件	$f_{HCLK}$	典型值 <sup>(1)</sup>		单位
				使能所有外设 <sup>(2)</sup>	关闭所有外设	
$I_{DD}$	运行模式下的 供应电流	外部时钟 <sup>(3)</sup>	144MHz	30.3	14.2	mA
			72MHz	17	8.1	
			36MHz	9.3	5.3	
		运行于高速内部 RC振荡器(HSI), 使用AHB预分频 以减低频率	128MHz	29.3	12.7	mA
			72MHz	16.5	7.2	
			36MHz	8.8	3.9	

1. 典型值是在 $T_A = 25^{\circ}\text{C}$ 、 $V_{DD} = 3.3\text{V}$ 时测试得到。
2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置ADC\_CTRL2.ON位)时才会增加。
3. 外部时钟为8MHz，当 $f_{HCLK} > 8\text{MHz}$ 时启用PLL。

表 2-7 睡眠模式下的典型电流消耗，数据处理代码从内部 Flash 或 RAM 中运行

符号	参数	条件	$f_{HCLK}$	典型值 <sup>(1)</sup>		单位
				使能所有外设 <sup>(2)</sup>	关闭所有外设	
$I_{DD}$	睡眠模式下的 供应电流	外部时钟 <sup>(3)</sup>	144MHz	25.5	8	mA
			72MHz	12.2	5.3	
			36MHz	7.2	3.6	
		运行于高速内部 RC振荡器(HSI), 使用AHB预分频 以减低频率	128MHz	21.6	6.1	mA
			72MHz	11.3	3.5	
			36MHz	6.8	2.2	

1. 典型值是在 $T_A = 25^{\circ}\text{C}$ 、 $V_{DD} = 3.3\text{V}$ 时测试得到。
2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中，这部分电流只有在开启ADC(设置ADC\_CTRL2.ON位)时才会增加。
3. 外部时钟为8MHz，当 $f_{HCLK} > 8\text{MHz}$ 时启用PLL。







### 3) Debug USB (J4)

MCU可通过Debug USB下载程序，也可以作为串口使用。

### 4) SWD接口 (J5)

SWD接口也可以用于程序下载调试，可采用ULINK2或JLINK下载程序到芯片。也可以通过跳线短接SWDIO和SWDCK，通过Debug USB下载程序。

### 5) 复位和唤醒按键(S7, S6)

S7, S6分别为复位按键和唤醒按键，分别连接芯片的NRST管脚和PA0-WKUP管脚，用于芯片复位和唤醒功能。

### 6) 通用按键(S1, S2, S3)

S1, S2, S3分别连接芯片PA4, PA5和PA6管脚。

### 7) BOOT (J9, J11)

J9和J11分别为BOOT0和BOOT1。

### 8) 电池座(BAT)

电池座可放一颗CR1220电池，连接到芯片VBAT管脚提供电源。

### 9) GPIO口 (J1, J2)

芯片 GPIO 接口全部引出，插针上也预留 3.3V 电压和 GND 插针，方便测试。接口的具体定义参见《CN\_DS\_N32A455 Series Datasheet V0.9.0 (125 °C)》。

### 3.2 开发板跳线使用说明




图 3-2 开发板跳线说明

No.	跳线位号	跳线功能	使用说明
1	J6	5V 电压跳线	J6 跳线用于连接 J3 和 J4 两个 USB 接口供电给 LDO3.3V 输入口。
2	J8, J15	3.3V 供电跳线	J8: 供电 3.3V 给 NS-LINK MCU 芯片。 J15: 供电 3.3V 给主 MCU 芯片。
3	J5	SWD 跳线、串口跳线	使用 NS-LINK 通过 USB Debug 口下载程序给 MCU，需要短接 SWDIO 和 SWDCK 插针。 使用 NS-LINK 通过 USB Debug 口做串口使用时，需要短接 TX 和 RX 两个插针。
4	J1	BOOT 跳线	J1: BOOT0;

### 3.3 开发板原理图


N32A455REL7-STB 开发板原理图详见《N32A455REL7-STB\_V1.0》

## 4 程序说明

### 4.1 设置进入 SLEEP 模式

打开 SDK 中 SLEEP 工程，图 4-1 中①圈中的部分就是进入 SLEEP 的 API 函数，编译完下载到开发板就可以。

图 4-1 SLEEP 进入设置




### 4.2 设置进入 STOP2 模式

STOP2 模式基于 Cortex-M4 深度睡眠模式，所有的核心数字逻辑区域电源全部关闭。主电压调节器（MR）关闭，HSE/HSI/PLL 关闭。CPU 寄存器保持，LSE/LSI 可配置，GPIO 保持，外设 IO 复用不保持。16K 字节 R-SRAM 保持，其他的 SRAM 和寄存器数据都丢失。84 字节备份寄存器保持。GPIO，IOM 和 EXTI 开启

打开 SDK 中 STOP2 工程，图 4-2 中圈①的部分就是进入 STOP2 的 API 函数，该函数会设置由中断进入 STOP2。

图 4-2 中圈中的②部分是退出 STOP2 模式时把系统时钟切回系统的高速时钟。该模式需要注意系统时钟的变化，故外设需要根据实际的时钟源重新配置。

图 4-2 STOP2 进入设置



### 4.3 设置进入 STOP0 模式

STOP0 模式基于 Cortex®-M4 深度睡眠模式，并结合外设时钟控制机制。电压调整器可以配置为普通或低功率模式。在 STOP0 模式下，核心域中的时钟源大多数都是禁用的，如 PLL、HSI 和 HSE。但是 SRAM、R-SRAM 和所有寄存器内容都被保存。


在 STOP0 模式下，所有 I/O 引脚都保持与运行模式相同的状态。

打开 SDK 中 STOP0 工程，图 4-3 中圈①的部分就是进入 STOP0 的 API 函数，该函数会设置由中断进入 STOP0，

图 4-3 中圈中的②部分是退出 STOP0 模式时把系统时钟切回系统的高速时钟。该模式需要注意系统时钟的变化，故外设需要根据实际的时钟源重新配置。



图 4-3 STOP0 进入设置




## 4.4 设置进入 STANDBY 模式

STANDBY 模式可以实现更低的功耗，它基于 Cortex®-M4 深度睡眠模式，核心域完全关闭，备电区域打开，为 VDD 和 BKR 供电。

打开 SDK 中 STANDBY 工程，图 4-4 中圈①的部分就是进入 STANDBY 的 API 函数，该函数会设置由中断进入 STANDBY



图 4-4 STANDBY 进入设置



## 5 历史版本

版本	日期	备注
V1.0	2022-6-20	创建文档

## 6 声 明

国民技术股份有限公司（以下简称国民技术）保有在不事先通知而修改这份文档的权利。国民技术认为提供的信息是准确可信的。尽管这样，国民技术对文档中可能出现的错误不承担任何责任。在购买前请联系国民技术获取该器件说明的最新版本。对于使用该器件引起的专利纠纷及第三方侵权国民技术不承担任何责任。另外，国民技术的产品不建议应用于生命相关的设备和系统，在使用该器件中因为设备或系统运转失灵而导致的损失国民技术不承担任何责任。国民技术对本文当拥有版权等知识产权，受法律保护。未经国民技术许可，任何单位及个人不得以任何方式或理由对本文档进行使用、复制、修改、抄录、传播等。